- Memory PLD
- 메모리(램 롬, rw ro) PLD 의미
- RAM Random access / Sequential accesss
- memory 구성 (rw addr, io) enable + rw
- RAM 개념 (순차 임의, 휘발, SRAM DRAM)
- Memory Decoding circuits (동시, MUX)
- 에러 정정(해밍코드) 2의 지수승 위치에 P 비트 추가해주고 2진수 나열해서 집합 구성후 XOR 연산
- 각 패리티비트 전부 XOR 연산 한 값으로 에렃위치 정정 가능 , 추가 패리티 비트 활용
- ROM 개념(읽을 수 만 있다) 회로
- PROM 회로와 ROM 종류
- PLD(AND OR 게이트 프로그래밍 가능하냐에 따라서 , PROM(01) PAL(10) PLA(11)
- PROM(Sum of Minterms) PLA(Sum of Products) fuse
- PLA, PAL 회로 구성(input output sum product) input output Kmap 그려서 아웃풋 출력값 회로로 구성
- Sequntial Programmable logic device FPGA
'Archived(CSE) > 논리회로' 카테고리의 다른 글
Chap 6. 레지스터와 카운터 (0) | 2019.06.01 |
---|---|
Chap 5. 동기 순차논리 (0) | 2019.06.01 |
Chap 3. 게이트 레벨 최소화 (0) | 2019.04.15 |
Chap 2. 부울 대수와 논리게이트 (0) | 2019.04.14 |
Chap 1. 디지털 시스템과 2진수 체계 (0) | 2019.04.14 |